Сортировать:
- по релевантности
- по дате
- по зарплате
Требования Обязанности: Разработка системной части на FPGA; Реализация алгоритмов ЦОС; Отладка "в железе"; Моделирование процессов. Требования: Знание одного из HDL языков: Verilog/VHDL/System Verilog Опыт работы с симуляторами Modelsim/QuestaSim Опыт ...
03.04.2025