Сортировать:
- по релевантности
- по дате
- по зарплате
70 000 - 100 000 руб.
... схем на уровне RTL с использование языков VHDL или Verilog (для ПЛИС); Уверенные навыки разработки, отладки и верификации проектов на ПЛИС Xilinx (ICE/Vivado), Altera (Quartus); Знание технического английского языка на уровне, достаточном для чтения ...
29.06.2024
70 000 - 100 000 руб.
... схем на уровне RTL с использование языков VHDL или Verilog (для ПЛИС) Уверенные навыки разработки , отладки и верификации проектов на ПЛИС Xilinx (ISE/Vivado), Altera (Quartus); Знание технического английского на уровне достаточном для чтения технической ...
29.06.2024