Сортировать:
- по релевантности
- по дате
- по зарплате
70 000 - 100 000 руб.
... /IP; Опыт разработки схем на уровне RTL с использование языков VHDL или Verilog (для ПЛИС) Уверенные навыки разработки , отладки и верификации проектов на ПЛИС Xilinx (ISE/Vivado), Altera (Quartus); Знание технического английского на уровне достаточном для ...
27.09.2024