Программист ПЛИС (FPGA) (Направление разработки систем связи)

Описание

высшее техническое образование; опыт разработки на Verilog от 3 лет; работа на платформах с FPGA Xilinx от 3 лет; знания алгоритмов цифровой обработки сигналов (фильтрация, БПФ, демодуляция, декодирование); навык работы в САПР Xilinx Vivado, в том числе c Block Design, IP cores; навык работы в системе моделирования ModelSim; опыт работы и подключения ADC/DAC компонентов, rf-трансиверов, интерфейсов AXI, Ethernet и др.; использование инструментов Git/GitLab, Matlab.

Обязанности

реализация алгоритмов цифровой обработки сигналов (фильтрация, демодуляция, декодирование) для FPGA на языке Verilog; верификация реализованных алгоритмов и интерфейсов с использованием тестовых модулей на Verilog/System Verilog; проектирование, разработка и отладка интерфейсов взаимодействия FPGA c ADC/DAC, с DSP/ARM процессорами, в том числе со встраиваемыми процессорами (SoC Zynq) с использованием AXI интерфейсов; разработка, создание и отладка прошивок/firmware для плат на базе FPGA Xilinx с использованием языка Verilog.